IOs interface memory secutity

Semiconductor IP Industry News

February, 2020

We work with our semiconductor IP partners to bring you the latest and most up to date news and information in the chip design community.

Thursday 01st April 2021
为满足对更高数据吞吐量的需求,半导体公司正在开发更快的无线、有线和光学接口。其主要是基于BiCMOS,高级CMOS工艺和FinFET节点在ESD敏感电路的实现。然而,传统ESD解决方案的寄生电容限制了信号频率。本文介绍了用于高速SerDes(28Gbps至112Gbps)电路的台积电(TSMC)28nm CMOS和台积电(TSMC) 16nm,12nm,7nm FinFET工艺中使用的小面积,低电容模拟I / O。ESD解决方案的寄生电容降低到100fF以下,而某些硅光子学中的应用甚至降低到20fF以下。 +MORE
Wednesday 31st March 2021
如果要设计基于RISC-V架构的系统,比如运行高度连接的应用程序,那么需要包括严密的、面向未来应 用的安全性。为了客户更好的体验和公司声誉,您肯定希望避免安全漏洞——泄露私人数据,甚至更改功能。 因此,安全性应该成为系统结构的一部分。 幸运的是,RISC-V架构为安全性奠定了坚实的基础。此外,有几家公司设计了可以与RISC-V设计集成的现成 IP模块。 +MORE
Thursday 25th March 2021
在日常生活中,人们身边存在着许多不同类型的传感器设备。电源管理电路的设计是传感器的一个非常重要的方面,因为设计良好的电源管理电路可以很容易地将相关传感器的寿命延长50%以上。传感器设备的电源管理电路应根据传感器的环境条件进行设计。 +MORE
Thursday 25th March 2021
高性能芯片设计在7nm及更高级的工艺节点上,设计规模更大、频率更高、设计数据和可变性更复杂,物理设计难度增大。机器学习在多领域均获得成功应用,复杂的芯片设计是应用机器学习的一个很好的领域。Cadence 将机器学习算法内置到innovus工具中,通过对芯片设计数据进行学习建模,建立机器学习模型,从而提升芯片性能表现。建立了一个应用机器学习优化延时的物理流程来提升芯片设计性能。详细讨论分析了分别对单元延时、线延时、单元和线延时进行优化对设计的影响,进而找到一个较好的延时优化方案。最后利用另一款设计难度更大,性能要求更高的模块从时序、功耗、线长等方面较为全面的分析验证设计方案的合理性。 +MORE
Tuesday 23rd March 2021
+MORE
视频
Introduction to SDC Timing Constraints
What Are the Differences Between Wire and Reg?
VLSI Physical Design_ Clock Tree Synthesis (CTS)
Static Timing Analysis (STA)
赞助企业