IOs interface memory secutity

实现硅光子的美好前景

发布时间:2021-09-01 点击数:

JOHN FERGUSON

MENTOR, A SIEMENS BUSINESS


       光子学的目标是利用光来实现通信、数据传输、信息处理等传统电子设备所实现的功能。光子学成为一个实践性的工作方向始于 1960 年激光器的发明。光纤传输信息的发明推动了光子技术在电讯行业的广泛应用。与此同时,光子技术还出现更加广阔的各类技术应用领域,包括医学诊断、生物和化学检测、生产制造等。然而,制造光子器件的成本严重制约了它们的商业化。

       多年来,硅晶圆代工厂已成功生产大批量的硅晶圆。如此大批量的生产降低了成本,使硅基电子集成电路 (IC) 不仅经济实惠而且有利可图。与此同时,芯片版图设计规则和工艺开发套件 (PDK) 的开发促进了整个行业内的 IC 设计及验证的标准化和优化,帮助设计公司切实可行并有利可图的开发出现今市场中种类繁多的 IC 和知识产权 (IP)。

       事实证明,被氧化硅包裹的硅可作为一种近乎理想的波导材料,这意味着光信号在这种材料中传播时几乎不会发生衰减,而这正是硅光子设计有广阔市场前景的关键因素之一。在过去十年里,我们固然取得了许多成功,但硅光芯片 (PIC) 为何没能得到更广泛的采用呢?凭借其诸多优势(传输速度、低功耗、经验证的成熟工艺等),加以硅晶圆生产的成本效益,为什么还没有占领市场呢?

       答案并不复杂,通过硅晶圆代工厂实现的产品及市场规模化,建立并定制了一系列的晶体管设计技术规范。其中一部分只是惯性使然。晶圆代工厂在 IC 的摩尔定律模型方面积累了丰富的经验和成功案例。虽然当今的 7 纳米工艺与 20 到 30 年前的 0.5 微米工艺有着天壤之别,但这些改进和进步是随着时间的推移,伴随每种新工艺逐步实现的。对现有的机制和工艺略加修改,比从零开始新起炉灶总是要轻松一些,成本也更低。

       然而,摩尔定律的发展如今也举步维艰。是的,我们可以肯定地说会出现 3 nm 工艺,但它已经不会像以前的工艺节点提升那样带来巨大的性能或面积优势,而且注定会被贴上昂贵的标价。这也意味着市场中出现了拐点机会。但除了这一机会以外,PIC 要想成功达到媲美IC 的规模,还需要些什么呢?

       答案之一有赖于 IC 所实现的标准化和优化。我们需要复制作为无晶圆厂的设计开发模式,使其为光子学领域所用。当然,这说起来容易做起来难。但是,我们可以从深入研究该模式及历史开始,了解需要投入的工作。

       我们来想一想,无晶圆厂 IC 团队在设计片上系统 (SOC) 时会从晶圆代工厂获得哪些东西。首先是 PDK。PDK 实质上代表了一份隐式合同,即合理运用适当的电子设计自动化 (EDA) 软件工具将能够实现目标工艺中可制造和可操作的设计。PDK 的核心是设计规则,它们定义了物理版图的制造要求。设计规则检查 (DRC) 确保在版图中创建的几何形状可以在给定的代工厂工艺节点上成功制造。为了配合设计规则,晶圆代工厂还必须公开 GDS 或 OASIS 文件中的层分别用于哪个工艺步骤及制造相应的掩膜版。

       PDK 中还有一个重要部分是器件模型。晶圆代工厂是晶体管领域的专家。他们会细致、准确地描述晶体管在给定结构中的工作情况。只要设计人员正确地构建晶体管,他们就可以放心,器件会按设计预期的那样运行工作。

       但是,仅有器件模型还不足以实现规模化。如果设计人员不得不把注意力放在确保版图中的每个晶体管都正确设计,那么要设计出我们当前创建的包含数十亿个晶体管的 SoC,将会是一项旷日持久的工程。

       为实现规模化,PDK 中加入了更多信息。首先是预先特征化的单元 (Pcell)。Pcell 允许设计人员在一组已知和允许的参数中进行选择,这些参数可在一定范围内修改,以使一个晶体管或一组晶体管表现出不同的电子行为。更重要的是,这些参数可通过电路原理图形式的预定义和特征化设计来驱动。这种原理图驱动的设计方法使设计人员可以专注于设计需求而不是物理版图,从而大幅提高了开发效率。为了进一步简化流程,PDK 还提供了参数化的原理图符号,设计人员可使用这些符号来确保原理图中搭建的模块可以准确无误的代表设计意图。

       当然,这仍然不够。晶圆代工厂还进一步提供了定制好的标准单元库。这些库包括常用的逻辑单元和其他相对简单的基础模块。晶圆代工厂还提供更大的 IP 模块和(或)来自第三方供应商的经过定制及验证的模块 IP,例如存储器、处理器等。从理论上讲,SoC 设计人员可以根据自己的喜好组合其中的任意或全部模块,而不必担心它们的行为和性能。

       但即使要做到这一点也不轻松。我们如何得知将这些模块组合到一起后的性能如何?数字设计流程正是从这里真正蓬勃发展起来的。附带时序库的标准单元和 IP 让设计人员可以了解在版图中将它们组合到一起后的行为。这些时序库没有提供详细分析,而是提供各种工艺极限下的相关信息,指示组件在特定工作条件下的行为。通过添加一些参数(通常以 LEF 库和 tech 文件的形式),这些库可用于指导一种既可验证时序,又可通过布局和布线 (P&R) 工具来驱动版图的设计流程。

       然而,即便这些全部到位,IC 设计流程也远非按个按钮那么简单,人们依然很可能而且相对容易犯错误,从而造成良率或可靠性问题。尽管如此,在大致了解他们的成功史后,您应该可以明白,设计人员为何不愿放弃所有这些设计模式和安全保障了。

       这对硅光子意味着什么呢?这意味着,开发类似的工具和组件对于将 PIC 整合成传统的 IC 设计及验证流程至关重要,首先要开发一个光子 PDK。

       实际上,尽管面临挑战,但在实现这一目标方面仍取得了可喜的进展。虽然 GDS 和 OASIS 文件格式本身并不支持 PIC 中常见的曲线结构,而且对这些曲线结构进行传统的 DRC 验证会导致成千上万的误报,但我们已成功找到一些方法,利用专用的 DRC 来检查 PIC 版图中存在的实际问题,同时避免产生大量误报。

       尽管我们尚未实现真正统一的包含定制化单元的完整 Pcell 光子器件库,但也只有一步之遥了。通过使用基于 Python™ 的 Pcell (Pycells),或使用 PhoeniX OptoDesigner 设计平台或Luceda IPKISS.eda 设计框架 [1][2][3] 等工具,可以获得创建此类 Pcell 的能力。Calibre®nmLVS™电路验证可以执行简单的器件级黑盒式版图与原理图 (LVS) 验证,以确保生成的版图中不存在短路或开路,并将从版图中提取的光学设计传递给光学仿真器,例如 Lumerical 的 Interconnect设计工具 [4][5]。Mentor 已经发布了 Tanner L-Edit 工具的增强功能,可对集成光子设计进行手动版图布局。更进一步的,Mentor 还提供了业界首个集成的电子/光子混合版图自动化工具。自动化工具完成的版图设计将是“通过 Calibre 验证的设计”,并可融入 OpenAccess 设计流程。这些工具和流程共同代表了一项重大进步,可帮助光子学设计人员将注意力从关注器件构成差异化转向基于已知和定制化器件的设计开发上。

       EDA 行业认识到仍有很多有待逾越的障碍。我们的晶圆代工厂合作伙伴是晶体管专家,但远远还没有成为光学专家。我们可以助您一臂之力!基于生产制造后的测量可以创建适当的工艺模型,借助这些模型,我们可以预知版图中绘制的 PIC 设计将如何在制造步骤中呈现。我们可以自动捕获版图设计中的图形与实际制造出的图形之间的差异。通过这种方式,晶圆代工厂或设计团队可以基于多个可能的物理参数生成几种不同的版图设计来表征一个器件,再通过实际的测量来确定这些差异将如何影响光学行为。遵循这样的表征过程,可以更好地了解不同物理参数间多种组合形式的可行性,并最终制作出适用于 PIC 设计的经过认证可以确保质量的 Pcell。

       晶体管的电子行为主要由宽度和间距来表征,光学器件则不然,在没有进行充分仿真的情况下,要基于版图甚至硅图像来验证光学器件的预期电子行为要困难得多。幸运的是,这可能不是必需的。LVS 器件验证背后的理念是确保版图充分体现原理图中的设计意图。一种替代方法是,在相关的版图设计中重现相应的版图设计。如果未发现更改,则设计人员知道布局的器件与预期器件匹配。从复杂的图形匹配到直接根据光学方程式重新生成图形,有多种方法可用于进行这样的比较。

       还有最后一个需要考虑的问题 — 如何成功地将光子和电子器件整合在一起。理想情况下,设计人员会将所需的电子和光子器件摆放在同一芯片上。但是,与电子器件相比,光子器件通常要大得多,所以光子器件设计不需要使用更先进的工艺节点。如果设计人员需要只能借助先进工艺实现的电子功能来驱动光子器件,那么最终这些光子器件将会占用大量非常昂贵的面积,导致最终的 SOC 价格令人难以承受。事实上,鉴于光子器件的尺寸很大,试图将它们与电子器件整合在一个芯片上会直接导致芯片的尺寸增大,进一步增加成本。

       显而易见的解决方案是采用多芯片封装,在这方面有很多积极的消息。晶圆代工厂、外包装配与测试 (OSAT) 公司以开发类似 PDK 的方法来简化和降低封装设计和验证的风险方面,也取得了长足的进展。实际上,领先的硅光子生产代工厂 TowerJazz 近期发布了基于业界领先的 Calibre nmPlatform 的初版硅光子 PDK。在 Calibre nmPlatform 的支持下,采用 TowerJazz PH18硅光子工艺的客户现在能够像构建互补式金属氧化物半导体 (CMOS) 器件那样,一如既往地放心构建物理结构正确的硅光子器件 [6]。

       硅光子具有高速数据传输、高带宽以及低功耗的前景优势,这对于当今的高性能计算、电信、军事、国防、航空航天、医疗和研究应用而言至关重要。但要实现这一前景,设计公司必须获得晶圆代工厂和 EDA 供应商为 IC 设计和验证提供的同等水平的支持。幸运的是,预后良好!业界正在积极地联合晶圆代工厂、设计人员、EDA 供应商和封测厂,致力于延续并扩大迄今为止已取得的进展,终极目标是实现硅光子技术产品化所需的实惠且规模化的设计开发平台。


参考文献

[1] Python Software Foundation. Python programming language. https://www.python.org/

[2] PhoeniX Software. OptoDesigner platform for integrated optics and photonic chip design.

https://www.phoenixbv.com/product.php?submenu=dfa&subsubmenu=3&prdgrpID=3

[3] Luceda Photonics. IPKISS.eda framework for the design and the design management of integrated

photonics chips. https://www.lucedaphotonics.com/en/product/ipkiss-eda

[4] Mentor, a Siemens Business. Calibre nmLVS layout vs. schematic physical verification. https://www.

mentor.com/products/ic_nanometer_design/verification-signoff/circuit-verification/calibre-nmlvs/

[5] Lumerical. Interconnect photonic integrated circuit design and analysis environment.

https://www.lumerical.com/tcad-products/interconnect/

[6] Mentor, a Siemens Business. 2018. “TowerJazz launches initial silicon photonics design kit based on the Mentor Calibre nmPlatform.” March 13, 2018.

https://www.mentor.com/company/news/siemens-mentor-towerjazz-launches-initial-silicon-photonics-design-kit-based-on-the-mentor-calibrenmplatform


本内容最初发表在 2018 年 11 月的 Photonics Spectra 上。

赞助企业