ARSIM:基于C/ C++模型的SoC验证工具

发布时间：2020-11-23 点击数：

Ashraful Islam, Moazzem Hossain, Bob Wang

ASA微系统有限公司

摘要:对于任何SoC来说，从概念到生产都要经历一个复杂的设计周期。硬件和(应用)软件必须一起工作，为一个期望的SoC产品。尽管嵌入式SoC在复杂性、规模和功能方面不断增加，但上市时间却在缩短，目前IP和SoC的验证流非常复杂，是设计周期持续时间、设计成本和硅成功的主要决定因素。为了缩短设计周期，使验证过程缩短，引入了ARSIM。

关键词:SoC验证，基于周期的验证工具，基于C/ C++模型的验证工具。

I.介绍

随着设计复杂性的增加，验证的范围也在演变，不仅仅包括功能。SoC的验证过程被认为是设计生命周期中非常关键的一部分，因为设计中的任何严重缺陷在被流片之前没有被发现，将导致显著的上市时间延迟，并可能增加数百万美元的设计成本。验证的主要目标是在流片之前确保设计功能的正确性。

ASA Microsystems一直致力于工业上最小的脚印RISC-V处理器核心，具有最低的功耗和最高的性能。ASA RISC-V核心之一是AR32Z。它在FPGA和ASIC实现中被证明是性能最高、功耗最低的核心。AR32Z可以在28nm或更小的进程节点上实现千兆赫+频率，而所用处理器的大小只是现有处理器的一小部分。基于AR32Z SoC的应用是嵌入式系统，AI处于边缘，以最低的运行功率获得最高的性能是实现的重要标准。

虽然ARSIM有内置的AR32Z处理器作为SOC模拟的一部分，客户可以使用其他RISC处理器在ARSIM中使用。正如在后面的章节中提到的，ARSIM有许多内置的IP C/ C++模型，客户可以为他们的专有或在III引入C/ C++模型一方IPs或带来的HDL和ARSIM可以自动转换HDL代码为C/ C++模型。

II.相关的工作

在之前的研究中，已经引入了一些仿真工具，如OVPsim、Spike、Renode、gem5等。OVPsim是由Imperas开发和维护的多处理器平台仿真器，由开源仿真器、快速OVPsim仿真器和建模api三个主要组件组成。它们是为易于编译具有复杂内存层次结构、缓存系统和嵌入式软件层的多核异构或同构平台而设计的，这些嵌入式软件可以在标准台式机上以数百MIPS的速度运行。是指令准确，不是周期准确。Spike是以golden Spike命名的RISC-V ISA模拟器，它实现了一个或多个RISC-V转换器的功能模型。它展示的主要特性包括多个ISAs (RV32IMAFDQCV)、多个内存模型(弱内存顺序和总存储顺序)、特权规范、调试规范、多个CPU支持、JTAG支持等。Renode是Antmicro开发的开源框架，它可以可靠、可伸缩、高效地为包括CPU、外设、传感器等在内的多节点设备系统构建、调试和测试软件。它的主要优势是完全确定性、调试透明和健壮、易于集成、具有附加功能的丰富模型抽象、模块化平台描述格式、自动化测试和CI集成。Gem5仿真软件是通过合并M5和GEMS模拟器而创建的。它提供了灵活的，模块化的仿真系统，能够评估一个广泛的系统。

III.ARSIM是什么?

ARSIM是一个基于循环的模拟器，用于建模和联合模拟SoC的硬件和软件，并提供了带有RTL仿真工具的DPI-C库接口，用于RTL验证。ARSIM可通过MATLAB、ANSYS和COMSOL等高级仿真软件进行广泛的SoC产品仿真，包括RF、高速SERDES、MEMS等。

ARSIM特性

ARSIM允许使用实际应用程序进行自动早期系统架构分析。它支持在设计周期的早期开发应用程序和嵌入式固件。ARSIM消除了FPGA映射之间耗费大量时间的迭代，运行实际的程序来发现架构中的缺陷，并返回到架构重新设计或架构修改。ARSIM将验证周期减少了50%。它还使硬件和软件的共同开发成为可能。在整个开发周期中可能使用相同的应用程序软件。可以使用ARSIM与3进行联合仿真一方RTL验证/模拟工具的硬件和软件验证。该工具可以直接生成可合成的模型，用于FPGA开发和原型设计，从而缩短开发周期。