IOs interface memory secutity

T2M发布12FFC工艺节点下的HDMI 2.0 Rx PHY IP核及配套的控制器IP,迎接超高清多媒体的新时代

发布时间:2022-11-25 点击数:

       2022年11月23日,全球独立的半导体IP核供应商和技术专业公司T2MIP高兴地宣布,可以向全球客户提供全套的HDMI 2.0 Rx PHY IP授权。这个IP通过了12FFC工艺节点的验证,可以为超高清多媒体SoC芯片的无损显示接口功能提供最佳的HDMI 2.0 Rx设计。

       这个采用12FFC工艺的HDMI 2.0 Rx PHY IP与配套控制器IP的设计遵循HDMI 2.0规范要求,并提供完整的HDMI接收器功能。整个设计分为两个部分,包含链路层模块和物理层(PHY)模块。其中链路模块为可综合的软IP形式,物理层模块为基于12FFC+ CMOS逻辑工艺的硬IP方式,并且支持DVI格式的接收处理。整个设计所传输的音视频数据采用集成HDCP(高带宽数字内容保护)实现加密。

       为了迎合市场对音视频处理技术高性能需求的不断增长,这个设计采用12nm FFC技术,提供高速数据传输通道,最高速率可达6.0Gbps,并且符合HDCP 2.2/HDCP 1.4以及CEA-861F/VESA DMT规范,物理层的设计采用分层架构,支持2K、4K分辨率的传输,也支持3D格式传输(Frame packing/Side by Side Half/Top & Bottom)。针对显示质量的高规格要求,这个设计可以实现各像素的24、30和36bit配置方式,即各种深色模式。这个设计实现的色彩空间的编程范围包括BT601/709/2020((NonConst))/RGB/xvYCC。此外,这个IP可以采用可调整的模拟电源供电,以1.8V/0.9V的供电支持I2S、S/PDIF和DSD音频的处理。

       HDMI 2.0 Rx控制器IP核能够很简单地集成到任何SoC芯片中,并支持各种主机总线接口,完美的实现了链路层和物理层的集成。这个设计符合DVI和双链路DVI规范,具备完整的HDMI接收器处理功能,其中链路层模块支持可变刷新率(VRR)、快速Vactive(FVA)、前向纠错(FEC)和显示数据通道(DDC)的配置,并且与12FFC工艺节点实现的物理层模块平稳和高效的配合工作。

       HDMI 2.0 Rx PHY IP和配套控制器IP在历史上完成了多次授权,并成功进入量产,可用于各类多媒体设备的半导体芯片设计,包括电视、个人电脑、虚拟广告板、汽车和其他消费电子....

       除了HDMI 2.0 Rx PHY和控制器IP核,T2M广泛的硅接口IP核组合包括USB、PCIe、Serial ATA、HDMI、显示端口、MIPI、DDR、可编程SerDes、SD/eMMCs、1G以太网和更多带有匹配PHY的控制器,可在主流工厂以小至6纳米的工艺尺寸提供。这些设计还可以根据客户的要求移植到其他晶圆厂和新的工艺节点。


       可用性:这些半导体IP核可以立即进行客户授权,既可以单独授权,也可与预集成的控制器和PHY组合授权。有关授权的选择和报价等更多信息,请发送邮件至contact@t-2-m.com,进行了解。


关于T2M

       T2MIP是全球独立的半导体专业授权技术公司,提供复杂的半导体IP核、软件、KGD和颠覆性技术,帮助客户加速开发可穿戴设备、物联网、通信、存储、服务器、网络、电视、机顶盒和卫星SoC。

赞助企业