2022年10月12日，全球独立的半导体IP供应商和授权专业公司T2M^IP高兴地宣布，来自其伙伴的PCIe 4.0 PHY IP与配套的PCIe 4.0控制器IP已通过7nm工艺的量产验证，这个设计符合PCI-SIG规范，已经在多种芯片及场景中得到使用和应用。

      这个PCIe 4.0 PHY IP设计符合PCIe 4.0规范的要求，兼容PIPE 4.4.1接口规范，以低功耗、多通道和高性能为设计目标，支持各种高带宽的传输应用场景。这个设计集成了高速混合信号电路，可实现16Gbps速率的PCIe 4.0数据传输；除此之外这个设计还包含额外的PLL控制电路、参考时钟控制电路及嵌入式电源选通电路；支持PIPE4.4.1规范中所规定的所有省电模式（P0、P0s、P1、P2）。配合7nm的生产工艺，整个设计实现了低功耗的产品要求。

       这个PCIe 4.0 SerDes PHY IP核的数据传输速率可达16Gbps，并兼容PCIe 3.1、PCIe 2.1和PCIe 1.1规范等旧版本所规定的2.5Gbps、5.0Gbps和8.0Gbps速率。这个设计在收发通路都采用了可均衡的四倍速物理通道配置，根据应用场景也可配置为x1、x2、x4、x8、x16的分叉架构，这个设计需要100MHz的输入参考时钟配合32位的并行数据接口工作，这个输入参考时钟还可以配置为62.5MHz、125MHz、250MHz和500MHz。

       客户可以根据其芯片的需求将这个PCIe 4.0控制器IP的设计配置为endpoint, root port和双模架构等场景用例。配置工作是通过可编程的、灵活的AMBA AXI总线接口完成。对于极端高性能场景应用，这个设以512位的控制器架构和64字节宽度的PIPE接口，支持AXI4/原生总线接口、可编程的DMA通道，实现用户对接口和高效的选通控制器的各种定制要求。

       T2M带来的这一7nm PCIe 4.0 PHY IP设计，是工业界在PCI Express领域的标准产品，已在主要制造工厂的主要节点的多款芯片组实现量产，并得到了广泛的应用，包括SSD控制器、数字电视、Setup Box、台式机、工作站、服务器、汽车、嵌入式系统、网络交换机和企业计算等。

       除了PCIe IP核，T2M广泛的硅接口IP核组合包括USB、HDMI、显示端口、MIPI（CSI、UniPro、UFS、RFFE、I3C）、PCIe、DDR、1G以太网、V-by-One、可编程SerDes、OnFi等，在主流代工厂的工艺节点可达7nm。可以根据客户的具体要求定制或者移植到其他晶圆厂的相应工艺节点上生产。

       可用性：这些半导体IP核可以立即进行客户授权，既可以单独授权，也可与预集成的控制器和PHY组合授权。有关授权的选择和报价等更多信息，请发送邮件至contact@t-2-m.com，进行了解。

关于T2M

       T2M^IP是全球独立的半导体专业授权技术公司，提供复杂的半导体IP核、软件、KGD和颠覆性技术，帮助客户加速开发可穿戴设备、物联网、通信、存储、服务器、网络、电视、机顶盒和卫星SoC。